

# PATENT ABSTRACTS OF JAPAN

(11)Publication number: 2000-294550

(43)Date of publication of application: 20,10,2000

YUASA MITSUHIRO

(a)

(51)Int.CL

H01L 21/316 C30B 29/40 H01L 21/31 H01L 21/318 H01L 29/78

(71)Applicant - TOKYO FLECTRON LTD (21)Application number: 11-097831

(72)Inventor: MURAKAWA EMI (22)Date of filing: 05.04.1999 HONGO TOSHIAKI KAWAKAMI SATOSHI


(54) MANUFACTURE OF SEMICONDUCTOR AND MANUFACTURING APPARATUS OF SEMICONDUCTOR

(57)Abstract: PROBLEM TO BE SOLVED: To provide a method and apparatus for

manufacturing a semiconductor for smoothly operating film quality control on a boundary face between a silicon substrate and an SiN film, and for forming the SiN film with high quality in a short time. SOLUTION: A wafer made of silicon as main components is irradiated with microwaves via a planar antenna member RLSA 60, having plural slits under a treating gas atmosphere so that plasma containing oxygen, or nitride, or oxygen and nitride can be formed, and oxidation, or nitriding, or oxidation/ nitriding is carried out directly to the surface of the wafer by

using this plasma, and an insulating film 21 which is 1 nm or less in film

thickness converted equivalent to film thickness of an oxide film.



LEGAL STATUS

04.04.2006

[Date of request for examination] Date of sending the examiner's decision of rejection [Kind of final disposal of application other than the

converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

Number of appeal against examiner's decision of rejection

examiner's decision of rejection or application

[Date of requesting appeal against examiner's decision of rejection]

## (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-294550 (P2000-294550A)

(43)公開日 平成12年10月20日(2000, 10, 20)

鐵別記号 FΙ テーマコート\*(参考) (51) Int.Cl.7 H01L 21/316 H 0 1 L 21/316 4 G 0 7 7 C30B 29/40 502 C30B 29/40 502H 5 F O 4 0 H01L 21/31 5 F 0 4 5 H 0 1 L 21/31 21/318 21/318 5 F O 5 8

審査請求 未請求 請求項の数11 OL (全 11 頁) 最終頁に続く

 
 (21)出題番号
 特観平11-97831
 (71)出題人 000219967 東京エレクトロン株式会社 東京都港区赤坂 5 丁目 3 番 6 号 州水 都港区赤坂 5 丁目 3 番 6 号 ノトロン株式会社の クトロン株式会社の クトロン株式会社の クトロン株式会社の クトロン株式会社総合研究所内 (72)発明者 本算 使明 レ実限基準市環坂町三ツ沢650 東京エレクトロン株式会社総合研究所内 (74)代理人 100077849 分理士 須山 佐一

最終質に続く

#### (54) 【発明の名称】 半導体製造方法及び半導体製造装置

(57)【要約】

【課題】 シリコン碁板とSiN膜との界面での膜質制 御を首尾よく行うのとができ、しかも、短時間で高品質 のSiN膜を形成することのできる半導体の製造方法及 下製造券部を排作する。

【解決手段】 処理ガス雰囲気下で、ケイ素を主成分と するウエハWに、複数のスリットを有する平面アンテナ 部材RLSA6 0を介してマイクロ波を照射するととに より酸素、又は窒素、又は酸素と窒素とを含むブラズマ を形成し、とのブラズマを用いて前配ウエハ吸表面に直 様に酸化、窒化、又は酸変化を施して酸化機相当換算線 厚で1nm以下の発縁酸を米形成する。





#### 【特許請求の範囲】

(請末頃 1) 処理ガス雰囲気下で、ケイ素を主成分と する核処理基体に、複数のスリットを育する平面アンテ ナ部材を介してマイクロ波を照射することにより酸素、 又は容素、又は酸素と窒素とを含むブラズマを形成し、 このブラズマを用いて前定機の埋基体表面に直接化酸 化、窒化、又は酸窒化を施して酸化膜相当換算顧厚で 1 n m以下の起機膜を形成することを特徴とする半導体製 造方法。

【請求項2】 請求項1記載の半導体製造方法であって、前記処理ガスが、N、又はN、O又はNO又はNH、を含むことを特徴とする半導体製造方法。

(請非項3) 処理ガス雰囲気下で、ケイ素を主成分と する検処理転体に、複数のスリットを有する平面アンテ ナ部材を介してマイクロ波を照射することにより酸素、 又は窒素、又は酸素と窒素とを含むプラズマを形成し、 このプラズマを用いて前に記憶処理基体表面に直接に酸 化、窒化、又は酸窒化を施して第1の絶線鏡を形成する 工程と

前記第1の絶縁膜上に第2の絶縁膜を形成する工程と、 を具備することを特徴とする半導体製造方法。

【請求項4】 請求項3記載の半導体製造方法であって、前記第2の絶線機を形成する工程が、窒化ケイ素からなる絶線層を形成する工程であることを特徴とする半 遊体製造方法。

【請求項5】 請求項3又は4記載の半導体製造方法で あって、前記第2の絶縁競を形成する工程が、CVD法 により行われる工程であることを特徴とする半導体製造 方法。

【請求項6】 請求項3又は4記載の半導体製造方法で 30 あって、前記第2の絶縁膜を形成する工程が、プラズマ 限制により行われる工程であることを特徴とする半導体 製造方法

【請求項7】 請求項6記載の半導体製造方法であって、前配第2の絶縁膜を形成する工程が、N,又はNH,及びモノシラン及はシウロルシラン又はトリクロルシランを含むプラズマを供給する工程であることを特徴とする半選体製造方法。

【請來項8】 請來項6記載の半導体製造方法であっ て、前記プラズマ照射が、複数のスリットを有する平面 40 が一・絶縁服を得るためである。 アンテナ部材を介して行われることを特徴とする半導体 製造方法。 i N服を形成するためである。 i N服を形成するためである。

【請求項9】 請求項1記載の半導体製造方法を実施するための半導体製造装置であって、

マイクロ披電額と、当該マイクロ波を導く装置と複数の スリットを有する平面アンテナ部材と、鉄処理基体の温 度を400° C以上に保持する昇温機構と、処理ガスを 反応室に導くガス供給機構と、反応室と1Torr以下 に減圧する真空排気機構を有する一つ以はそれ以上のブ ロセスチャンバと、接処理基体を真空接送する機送系 を具備する事を特徴とする半導体製造装置。

【請求項Ⅰ0】 請求項9記載の半導体製造装置であっ て、ゲート絶縁原を並列的に形成できるように、前記プ ロセスチャンパが、二つ又はそれ以上配設されているこ とを特徴とする半導体製造装置。

【請求項11】 請求項9記載の半導体製造装置であって、前記プロセスチャンバとは異なるCVDチャンバと、真空搬送系とを具備し、直接瞭塞化に引き続いてC

2、 真空履送ボモを共帰し、直接政争には行き続いてし 10 VDによりSiNを形成することを特徴とする半導体製 造装置。

【発明の詳細な説明】

[0001]

[発明の属する技術分野] 本発明は、半導体の製造方法 に係り、更に詳細には、MIS型半導体装置におけるゲート参縁聴形成方法に関する。

[0002]

【従来の技術】最近、M I S型半導体デバイスの微細化 に伴い、4 n m程度以下の極めて薄いゲート 総線酸が要 20 求されている。従来、ゲート総線額材料としては、85 0° C~1000° C程度の高温加熱炉を用いてシリコ ン誌板の直接酸化によって得られるシリコン酸化酸(5)

i O, 膜) が工業的に使用されてきた。 [0003] しかしながら、SiO, 膜を4nm以下に 薄くすると、このゲート絵縁膜を流れる獨れ電流(ゲー トリーク電流)が多くなり、消費電力の増大やデバイス

特性劣化の加速などの問題が生じる。 【0004】また、ゲート電極形成時に当該ゲートに含まれるホウ素がSiO, 験を突き抜けてシリコン基板に

0 達し、半導体デバイス特性を劣化させるという問題も生じる。 このような問題点を解決する一つの方法として、ゲート給線競材料として窒化膜(SiN膜)が検討されている。

【0005】CのSiN膜をCVD法によって形成する 人、シリコン基板との界面に多数の不完全結合(ダング リングボンド)が発生してデバイス特性が劣化してしま う。そのため、当該SiN膜形成では、ブラズマを用い たシリコン基板を直接室化する方法が有望と考えられ る。直接端化を行う理由は、界面準位の少ない高品質の

【0006】また、ブラズマを用いる理由は、低温でS i N限を形成するためである。Si N限を加熱なよって 室化すると1000° C以上の高温が必要であり、この 施工程でよりシリコン基板で注入されたドーパントが差 異拡散することによってデバイス特性が新化してしま つ。このような方法は特開収55-134937号公報 や特開昭59-4059号公報などに開示されている。 【0007】しかしながら、ブラズマを用いてSi N膜 を形成する場合、ブラズマ中のイオンがブラズマシース 50 職位により加速されて高エネルギーでシリコン基板に入 射されるため、いわゆるプラズマダメージがシリコン基 板界面或いはシリコン基板に発生し、デバイス特性が生 じるという問題が指摘されている。

[0008] との問題に対し、電子温度が低く、プラズ マダメージの小さい多数のスリットを有する平面アンテ ナを備えたマイクロ波プラズマ装置が報告されている。 [0009] (Ultra Clean technology Vol.10 Supple ment 1,p.32,1998, Published byUltra Clean Societ

y). [00]0] このプラズマ装置を用いると、電子温度は 10 内で形成できる。

1 e V程度以下であり、プラズマシース電圧も数 V 以下 になるため、プラズマシース電圧が50V程度の従来の プラズマに対して、プラズマダメージを大幅に低減でき る。

【0011】しかし、とのプラズマ装置を用いてシリコ ン窒化処理を行う場合でも、直接窒化によってSiN膜 を形成する場合には、シリコン基板界面にのみ酸素を偏 在させることにより結合欠陥の少ない良質な界面を得る ためには、シリコン基板との界面での膜質制御が難しい という問題がある。

【0012】更に、このプラズマ装置を用いた場合、窒 素原子がシリコン基板内に拡散することにより窒化が進 むため、窒化速度が遅く、被処理体に所定の処理を施す 時間が長く、単位時間あたりの被処理体の処理枚数が少 なく、工業的に利用することができないという問題があ る。例えば4nmのSiN膜を形成する場合、圧力やマ イクロ波パワーなどのプラズマ条件を種々調整しても5 分程度以上かかり、置産製造の点から要求されるスルー プット、例えば被処理体―枚当たり1分程度という処理 時間の目標値を大幅に下回る。

### [0013]

【発明が解決しようとする課題】本発明は上記従来の問 題点を解決するためになされたものである。即ち、本発 明は、シリコン基板とSiN膜との界面での膜質制御を 首尾よく行うことのできる半導体の製造方法及び製造装 置を提供することを目的とする。

【0014】また、本発明は、短時間で高品質のSiN 障を形成することのできる半導体の製造方法及び製造装 置を提供することを目的とする。

#### [0015]

【課題を解決するための手段】上記目的達成のため、本 発明の半導体製造方法は、処理ガス雰囲気下で、ケイ素 を主成分とする被処理基体に、複数のスリットを有する 平面アンテナ部材を介してマイクロ波を照射することに より酸素、又は窒素、又は酸素と窒素とを含むプラズマ を形成し、このプラズマを用いて前記被処理基体表面に 直接に酸化、窒化、又は酸窒化を施して1 n m以下の膜 厚(シリコン酸化膜換算)の絶縁膜を形成することを特 徴とする。

lnm以下であるため、シリコン基板の窒化は拡散では なくプラズマにより生成された窒素原子又は酸素原子又 は窒素原子と酸素原子がシリコン基板表面と反応する工 程が主な工程となり、窒化速度は30秒程度の短時間で 行うことができる。

【0017】との直接窒化又は酸化又は酸窒化した薄膜 絶縁膜上にCVD法により残りの絶縁膜を形成する場 合、3 n m/m i n 以上の製膜速度が比較的容易に達成 できるため、トータル4nmの膜厚の絶縁膜でも2分以

【0018】更に本発明の半導体製造方法では、直接室 化又は酸化又は酸窒化によりシリコン基板との界面に良 質な絶縁膜を形成する工程とその上にCVD法により残 りの絶縁膜を形成する工程とを独立に行うことができる ため、全て、直接窒化又はCVD法によって絶縁膜を形 成する方法に比べてシリコン基板界面での膜質制御性が 向上し、より良質な絶縁膜を形成することができる。 【0019】この半導体製造方法において、前記処理ガ

スは、例えば、N, 又はN, O又はNO又はNH, を含 20 むガスが挙げられる。この処理ガスはアルゴンなどの希 ガスを含んでいても良い。

【0020】また、本発明の他の半導体製造方法は、処 理ガス雰囲気下で、ケイ素を主成分とする被処理基体 に、複数のスリットを有する平面アンテナ部材を介して マイクロ波を照射することにより酸素、又は窒素、又は 酸素と窒素とを含むプラズマを形成し、このプラズマを 用いて前記被処理基体表面に直接に酸化、窒化、又は酸 窒化を施して第1の絶縁膜を形成する工程と、前記第1 の絶縁障トに第2の絶縁膜を形成する工程と、を具備す 30 ることを特徴とする。

【0021】上記半導体製造方法において、前記第2の 絶縁膜は、例えば、窒化ケイ素からなる絶縁膜が挙げら

【0022】との第2の絶縁膜を形成する工程は、CV D法により行ってもよく、プラズマ照射により行っても よい。

【0023】との第2の絶縁膜の形成は、例えば、N, 又はNH、及びモノシラン又はジクロルシラン又はトリ クロルシランを含むプラズマを供給することにより形成 40 する方法が挙げられる。

[0024]本発明の半導体製造方法によれば、処理ガ ス雰囲気下で、ケイ素を主成分とする被処理基体に、複 数のスリットを有する平面アンテナ部材を介してマイク 口波を照射する、いわゆるRLSA(Radial Line Slot Antenna) アンテナを用いる方法でシリコン基板上に直 接プラズマを供給してSiN絶縁膜を形成するので、シ リコン基板とその表面に形成されるSiN絶縁膜との界 面の膜質制御を首尾よく行うことができる。

【0025】更に、本発明の他の半導体製造方法によれ 【0016】本発明の半導体製造方法では、絶縁膜厚が 50 ば、いわゆるRLSAアンテナを用いた方法で第1の絶 線膜を形成した上に第2の絶線膜を全て低ダメージブラ ズマ照射により形成するので高品質のSiN轅を形成す ることができる。特に第2の機線酸をCVD達により形 成する場合には短時間での製顔が可能となり、短時間で 高品質のSiN膜を形成することができる。 「00281

【発明の実施の形態】以下に本発明の一つの実施の形態 について説明する。

[0027]まず本発明の半導体製造方法によって製造 される半導体装置の構造の一例について、絶縁酸として 10 ゲート絶縁膜を備えた半導体装置を例にして図1により 時期する。

【0028】図中1はシリコン蘇板、11はフィールド 酸化競・2はゲート絶縁酸であり、13はゲート電低で ある。本発明はゲート絶縁酸2は特徴があり、このゲー ト絶縁酸2は、図1(り)に示すように、シリコン基板 との界面に形成された。品質の流い絶縁膜よりなる例 えば1nm程度の厚さの第1の絶縁膜21の上間と、第1の絶 線膜21の上間に形成され、例えば3nm程度の厚さの 第2の隙22ととより構成されている。

[0029] この例では品質の高い第1の膜21は、 即ガス雰囲気下で、ケイ素を主成分とする接処理基体 に、複数のスリットを有する平面アンデナ部材を介して マイクロ砂を照射することなより酸素、又は窒素、又は の業と窒素とささがラズマを形成し、このプラズマを 用いて前記核処理基体表面に直接に酸化、窒化、又は酸 窒化を能して形成された、第1のシリコン酸強化酸(以 下「5」のN級」という)とりなる。

【0030】また第1の膜21よりも成膜速度の大きい 第2の膜22は、前記第1の絶縁膜上に第2の絶縁膜を 30 形成する工程により形成されている。

【0031】次に、このようなゲート絶縁膜2の形成方 法について説明する。 【0032】図2は本発明の半導体製造方法を実施する

(0032)図2は本発明の半導体製造方法を実施する ための半導体製造装置30の全体構成を示す概略図であ る。 [0033]図2に示すように半導体製造装置30のほ

ぼ中央に推放室 3 1 か配款されており、 C の厳送室 3 1 の周囲を取り囲むようにブラズマ処理ユニット 3 2 C V D 処理ユニット 3 3 . 一機のロードロックユニット 3 4 及び 3 5 . 加熱ユニット 3 6 が配設されている。 [0034] ロードロックユニット 3 4 , 3 5 の 積には予備冷却ユニット 4 5 . 冷却ユニット 4 6 がそれぞれ配設されている。

【0035】搬送室31の内部には搬送アーム37及び38が配設されており、前記各ユニット32~36との間でウエハWを搬送する。

【0038】ロードロックユニット34及び35の図中 Z以上のマイクロ波を含む、300MHz以上2500 MHz以下のものとし、これらの高周波電力により発生る。これらのローダーアーム41及び42は、更にその 50 されるブラズマを高周波ブラズマと呼ぶものとする。前

手前側に配設されたカセットステージ43上にセットされた4台のカセット44との間でウェハWを出し入れする。

[0037] なお、図2中のCVD処理ユニット33は プラズマ処理ユニット32と同堂のプラズマ処理ユニット と交換可能であり、プラズマ処理ユニットを二基セットしてもよい。

[0038] 更に、これらブラズマ処理ユニット32及びCVD処理ユニット33は、ともにシングルチャンバ
10 型ブラズマグCVD処理ユニットと交換可能であり、ブラズマ処理ユニット32やCVD処理ユニット33の位
窓に一基又は二基のシングルチャンバ型ブラズマグCV・
D処理ユニットをセットすることも可能である。ブラズマ処理が二基の場合、処理ユニット32で運動51のN
競を形成した後、処理ユニット33でブラズマ51N
酸を形成した後、処理ユニット32及び33で並列
に直接51のN腺形成と51N CVD原形成を行って
も良い、或いは処理ユニット32及び33で並列に直接51のN線形成と51N CVD 原形成を行って
も良い、或いは処理ユニット32及び33で並列に直接51のN線形成を行った後、別の装置で51N CVD
20 競形成を行ってもそさる。

【0039】図3はゲート絶縁膜2の成膜に用いられる プラズマ処理ユニット32の垂直断面図である。

留5 いりはシャソーいたい気でも13よりになっている。 【0041】ガス供給ぎもの外側では、例えば財政に より形成されたラジアルラインスロットアンテナ(以 下、「RLSA」と略記する。)60をかして、高周政 電源部をなし、例えば2.45GHzのマイクロ波を発 生するマイクロ波電源部61に接続された湖波路63が 設けられている。この場変施63はRLSA60に下場が が接続された個平な円形源波管63Aと、この円形導波 管83Aの上面に一端側が接続された円筒が非波管63 Bと、この円筒形導波管63Bの上面に接続された同輸 単波変換数63Cと、この同輪梯波変換器63Cと、この側面 に面包に一端間が接続され、他端側がタイクロ波電源部

成されている。
[0042] ここで本発明ではUHFとマイクロ波とを含かて高周波領域と呼んでもり、高周波電響部より供給される高周波電力は300MHz以上のUHFや1GHz以上のマイクロ波を含む、300MHz以上250のMHz以下のものとし、これらの高周波電力により発生されるブラスマを高周波プラスマと呼ぶものとする。前

61 に接続された矩形導波管63 Dとを組み合わせて構

記前記円筒形導波瞥63Bの内部には、導電性材料より なる軸部62の、一端側がRLSA60の上面のほぼ中 央に接続し、他端側が円筒形導波管63Bの上面に接続 するように同軸状に設けられており、これにより当該導 波管63Bは同軸導波管として構成されている。

【0043】真空容器50の上部側の側壁には例えばそ の周方向に沿って均等に配置した16か所の位置にガス 供給管72が設けられており、このガス供給管72から 希ガス及びNを含むガスが真空容器50のプラズマ領域 P近傍にムラなく均等に供給されるようになっている。 【0044】また真空容器50内には、ガス供給室54 と対向するようにウエハWの載置台52が設けられてい る。この載置台52には図示しない温調部が内蔵されて おり、これにより当該載置台52は熱板として機能する ようになっている。さらに真空容器50の底部には排気 管53の一端側が接続されており、この排気管53の他 端側は真空ポンプ55に接続されている。

【0045】図4は本発明の半導体製造装置に用いられ るRLSA60の平面図である。

【0046】図4に示したように、とのRLSA60で 20 する撤送アーム(図示省略)が隣設されており、撤送ア は、表面に複数のスロット60a, 60a, …が同心円 状に形成されている。各スロット60aは略方形の貫通 した溝であり、隣接するスロットどうしは互いに直交し て略アルファベットの「T」の文字を形成するように配 設されている。スロット60aの長さや配列間隔は、マ イクロ波電源部61より発生したマイクロ波の波長に応 じて決定されている。図5は本発明の半導体製造装置に 用いられるCVD処理ユニット33を模式的に示した垂 直断面図である。

【0047】図5に示すように、CVD処理ユニット3 30 3の処理室82は例えばアルミニウム等により気密可能 な構造に形成されている。図5では省略したが、処理室 82内には加熱機構や冷却機構を備えている。

【0048】処理室82には上部中央にガスを導入する ガス導入管83が接続され、処理室82内とガス導入管 83内とが連通されている。また、ガス導入管83はガ ス供給源84に接続されている。そして、ガス供給源8 4からガス導入管83にガスが供給され、ガス導入管8 3を介して処理室82内にガスが導入されている。この ガスには、薄膜形成の原料となる各種のガスが用いら れ、必要な場合には不活性ガスがキャリアガスとして用 いられている。

【0049】処理室82の下部には、処理室82内のガ スを排気するガス排気管85が接続され、ガス排気管8 5は真空ボンブ等からなる図示しない排気手段に接続さ れている。そして、この排気手段により処理室82内の ガスがガス排気管85から排気され、処理室82内が所 望の圧力に設定されている。

【0050】また、処理室82の下部には、ウエハWを **載置する載置台87が配置されている。** 

【0051】本実施の形態では、ウエハ₩と略同径大の 図示しない静電チャックによりウエハWが載置台87上 に載置されている。この載置台87には図示しない熱源 手段が内設されており、載置台87上に載置されたウエ ハWの処理面を所望の温度に調整できる構造に形成され ている。

【0052】この載置台87の大きさは、300mmの 大径ウエハ♥を載置できる大きさとなっており、必要に 応じて載置したウエハ▼を回転できるような機構になっ 10 ている。

【0053】とのように大型の載置台87を内蔵すると とにより、300mmの大径ウエハWを処理することが でき、高い歩留まりと、その結果もたらされる、廉価な 製造コストを実現することができる。

【0054】図5中、載置台87の右側の処理室82壁 面にはウエハWを出し入れするための開口部82aが設 けられており、この開口部82aの開閉はゲートバルブ 98を図中上下方向に移動することにより行われる。図 5中、ゲートバルブ98の更に右側にはウエハ♥を撤送

ームが開口部82aを介して処理室82内に出入りして 載置台87上にウエハWを載置したり、処理後のウエハ ₩を処理室82から撤出するようになっている。 台87の上方にはシャワー部材としてのシャワーヘッド 88が配設されている。このシャワーヘッド88は載置 台87とガス導入管83との間の空間を区画するように 形成されており、例えばアルミニウム等から作られてい

【0055】シャワーヘッド88は、その上部中央にガ ス導入管83のガス出口83aが位置するように形成さ れ、処理室82内に導入されたガスがそのまま処理室8 2内に配設されたシャワーヘッド88内に導入されてい

【0056】次に上述の装置を用いてウエハW上にゲー ト絶縁膜2よりなる絶縁膜を形成する方法について説明 する。

【0057】図6は本発明の方法の各工程の流れを示し たフローチャートである。

【0058】まず、前段の工程でウェハW表面にフィー 40 ルド酸化膜11を形成する。

【0059】次いで真空容器50の側壁に設けたゲート バルブ (図示省略)を開いて撤送アーム37,38によ り、前記シリコン基板1表面にフィールド酸化膜11が 形成されたウエハWを載置台52上に載置する。

【0060】続いてゲートバルブを閉じて内部を密閉し た後、真空ポンプ55により排気管53を介して内部雰 開気を排気して所定の真空度まで真空引きし、所定の圧 力に維持する。一方マイクロ波電源部56より例えば 45GHz(3kWのマイクロ波を発生させ、との 50 マイクロ波を導波路51とより案内してRLSA60及び

Copied from 11509662 on 01/07/2009

ガス供給室54を介して真空容器50内に導入し、これ により真空容器50内の上部側のプラズマ領域Pにて高 周波プラズマを発生させる。

【0061】ここでマイクロ波は矩形導波管63D内を 矩形モードで伝送し、同輪導波変換器63Cにて矩形モ ードから円形モードに変換され、円形モードで円筒形同 軸導波管63Bを伝送し、さらに円形導波管63Aにて 拡げられた状態で伝送していき、RLSA60のスロッ ト60 a より放射され、ガス供給室54を透過して真空 容器50に導入される。この際マイクロ波を用いている 10 ているので、品質が高く、かつ膜質制御を首尾よく行う ので高密度のプラズマが発生し、またマイクロ波をRL SA60の多数のスロット60aから放射しているので プラズマが高密度なものとなる。

【0062】そして載置台52の温度を調節してウエハ Wを例えば400℃に加熱しながら、ガス供給管72よ り第1のガスであるXeガスと、N、ガスと、H。ガス 及びO。ガスとを、夫々500sccm、25scc m. 15 s c c m. 1, 0 s c c m の流量で導入して第 1の工程を実施する。

3にて発生したプラズマ流により活性化(プラズマ化) され、このプラズマにより図7 (a) に示すように、シ リコン基板 1 の表面が酸窒化されて第 1 の絶縁膜 (Si ON膜) 21が形成される。とうしてこの窒化処理を例 えば30秒間行い、1nmの厚さの第1の絶縁膜(Si ON膜) 21を形成する。

【0064】次に、ゲートバルブを開き、真空容器50 内に搬送アーム37、38を進入させ、載置台52上の ウエハWを受け取る。搬送アーム37、38はウエハW をプラズマ処理ユニット32から取り出した後、隣接す 30 るCVD処理ユニット33内の載置台87にセットす る。

【0065】次いでこのCVD処理ユニット33内でウ エハW上にCVD処理が施され、先に形成された第1の 絶縁膜上に第2の絶縁膜が形成される。

【0066】即ち、真空容器3内にて、ウエハ温度が例 えば400°C、プロセス圧力が例えば50mTorr~ 1 Torrの状態で、容器82内に第2のガスを導入し て第2の工程を実施する、つまりガス供給源84よりS iを含むガス例えばSiH。ガスを例えば15sccm 40 る。 の流量で導入すると共に、ガス導入管83よりXeガス と、N, ガスとを、夫々500sccm、20sccm の流量で導入する。

【0067】との工程では、導入された第2のガスはウ エハW上に堆積し、比較的短時間で膜厚が増大する。か くして図7 (b) に示すように、第1の絶縁膜(SiO N膜) 21の表面に第2の絶縁膜(SiN膜) 22が形 成される。このSiN膜22は成膜速度が例えば4 n m /分であるので、この成膜処理を例えば30秒行い、2 nmの厚さの第2の絶縁膜(SiN膜)22を形成す

る。このようにしてトータル30秒間で4nmの厚さの ゲート絶縁膜2を形成する。

【0068】上述の第1の工程では、第1の絶縁膜を形 成するに際し、処理ガス雰囲気下で、ケイ素を主成分と するウェハ♥に、複数のスリットを有する平面アンテナ 部材 (RLSA)を介してマイクロ波を照射することに より酸素、又は窒素、又は酸素と窒素とを含むプラズマ を形成し、とのプラズマを用いて前記被処理基体表面に 直接に酸化、窒化、又は酸窒化を施して絶縁膜を形成し

ことができる。 【0069】即ち、第1の絶縁膜の品質は図8に示すよ

うに高いものである。

【0070】図8に示すように、本発明の半導体製造方 法により、熱酸化膜と同レベルの低い界面準位を確保 し、かつ、ゲート絶縁膜の耐圧性とゲート電極中のボロ ンの突き抜けを低減することが可能となった。

【0071】これに対し、直接窒化及びCVD法による SiN膜では界面準位が熱酸化膜に比べて増大した。と 【0063】この工程では、導入されたガスは真空容器 20 の場合、界面でのキャリアの分散が大きくなり、トラン

> ジスタの駆動電流が低下する。 [0072] このように上述の方法により形成された第 1の絶縁膜の品質が高くなる理由は次のように考えられ

> る。 【0073】即ち、本発明の半導体製造方法では、シリ コン基板界面に窒素原子と酸素原子との両方がシリコン 原子の結合を効率的に終端し、ダングリングボンドが少 なくなる。また、ゲート絶縁膜の耐圧性とボロンの突き 抜けに対してはCVD-SiN膜が効果的に作用してい

る。この結果、本発明の半導体製造方法では、直接酸窒 化SiON膜とCVD-SiN膜の長所を首尾良く利用 することができる。

【0074】これに対して界面をSiNだけで形成する 場合、ダングリングボンドの終端が不完全で、このため に界面進位が増大したと考えられる。

【0075】また、上記第2の工程を行うことにより前 記第1の絶縁膜上に形成される第2の絶縁膜は短時間で 形成することができる。その結果、絶縁膜2全体を形成 するには下記に示すように短時間で済ませることができ

【0076】例えば、第一の絶縁膜SiONの形成につ いて、RLSAプラズマを用いて圧力100mTor r、Xe、N,、H,、O,のガス流量を各々500s ccm. 25sccm, 15sccm, 1sccm温度 400° Cで成膜すると、図9に示したように、1nm のSiON膜を30秒程度で形成できる。

【0077】しかし、同条件で3nmのSiON膜を形 成するには245秒必要とした。この成膜速度で0,流 量をゼロにしてもほとんど変化しなかった。一方、CV

50 DではXe、SiH。、N。ガス流量を各々500sc

cm、15sccm、20sccm、温度400°Cに おいて4、5nm/min程度の成線速度が速成され た。従って、2nmの限序では30秒程度以内で形成さ れた。この柱果、本発明の半導体製造方法ではトータル 60秒程度以内で3nmの軽線線を形成できるため、直 接筆化法に比べて大幅に成製速度を向上させることがで きる。

【0078】また、上記RLSAブラズマによる直接酸 窒化の成膜による膜厚変化は図 1 - 化示すよう化 1 nm 程度までは時間に比例しており、表面反反体機であるこ とが分かる。しかし、これ以上になると、拡軟律連とな り、成膜速度が徐々に低下する。従って、本発明の半導 体製造方法では、直接酸型化により 1 nmの5 i ON膜 を形成し、この後CVD径により Si N膜を形成した。

[0079] (実施例)以下に実施例を示す。

【0080】本発明の半導体製造方法により、素子分離 形成を行ったn型シリコン基板上に図20元小たような 装置を用いてRLS Aプラスマを用いて図2中32の処理ユニットで2nmのSiON膜を形成した。合計の絶 機線の腕厚は3nm (酸化脱換類線厚)である。気に の成膜条件なついては、Xe/N,/H,/O,流量 500sccm/25sccm/15sccm/1sc cmで圧力は100mTorr、マイクロ吸パワーは 2.0KWで、温度は400°Cであった。

[00081] CVD-Si N酸の形成条件については、 水e/Si H, /N, 流量=500sccm/15sc cm/20sccmで圧力は100mTorr、マイク 口波は25kWで温度は400° Cであった。成瞬時間 は82秒で、メルーブットは40枚/hを進改し、工業 的に十分適用できるレベルである事を確認できた。

[0082] 膜厚の均一性も3シグマで3%と良好な結果が得られた。

[0083] ゲート絶縁顔形成に引き続いて、p型pの ly・Si・ゲートを形成してゲートリーク電流と界面 煙位を測定した。この結果、75mV/cmの印加電界 に対してゲートリークは1.3×10\*A/cm'、界 面準位は6.5×10\*\*/cm'/eVと良好な結果を 得た。更にp・MOSFET(L/W=0.25/10 um)を形成してオン電流を計劃したところ。散化順と 同程度以上の値(5.5×10\*A/um)が得るれ

【0084】以上示したように、本発明の半導体製造方法により3nm程度の良質なゲート絶縁膜を工業的に十分な成膜速度で形成することができた。

[0085]

(発明の効果) 本発明によれば、処理力ス雰囲気下で ケイ菜を主成分とする被処理基体に、複数のスリットを 有さる平面プンチナ部材を介してマイクに砂を飼料す る。いわゆるRLSAアンテナを用いる方法でシリコン 基板上に直接プラズマを供給してSiN耙総販を形成す ので、シリコン基板とその裏面に形成されるSiN耙 線験との界面の腹質制御を管尾よく行うことができる。

12

[0086] 更に、本発明の他の半導体製造方法によれ ば、いわゆるRLSAアンテナを用いた方法で第1の絶 緩臨を形成した上に第2の絶縁護を形成するので高品質

縁腕を形成した上にポンジの地線腕を上の放うないと同時のほ のSiN膜を形成することができる。特に第2の絶縁膜 をCVD法により形成する場合には短時間での製練が可能となり、短時間で高品質のSiN膜を形成することが できる。

【図面の簡単な説明】

【図1】本発明の半導体製造方法により製造される半導体装置の垂直断面図である。

【図2】本発明の半導体製造方法を実施するための半導

20 体製造装置の概略図である。

【図3】本発明の半導体製造方法に用いるRLSAプラ ズマ処理ユニットの垂直断面図である。

【図4】本発明の半導体製造装置に用いるRLSAの平 面図である。

【図5】本発明の半導体製造方法に用いるCVD処理ユニットの模式的垂直断面図である。

【図6】本発明の方法におけるゲート絶縁膜形成工程の フローチャートである。

[図7] 本発明の方法によるゲート絶縁膜形成の詳細図 30 である。

【図8】各種成膜条件とその成膜条件で得られるゲート 絶縁膜の品質特性を比較した図である。

【図9】各種成膜方法における、成膜時間と膜厚との関係を示した図である。

【図10】本発明の半導体製造方法における成膜時間と 膜厚との関係を示したグラフである。

【符号の説明】


₩…ウエハ(被処理基体)


60…RLSA (平面アンテナ部材)

40 21…第一の絶縁膜 22…第二の絶縁膜

32…プラズマ処理ユニット(プロセスチャンバ)

33…CVD処理ユニット (プロセスチャンパ)








(図8)

_	本発明方法	RLSAプラズマ	RLSAプラズマ	有關方鑑
	(Six-cxD/Sion)	直接窒化模	CVD整化版	
(100) 加賀	1/7	. 3	3	3
8級對E (Mr/cm)	1.1	1.7	1.5	1.2
ゲートリーク電流 (A/cm <sup>2</sup> ) 7. 5 NY/cm	1×10-6	5×10 <sup>-5</sup>	1 × 1 0 -5	1×10 <sup>-3</sup>
界面學位 (1/cm²/ev)	0 × 1 0 10	2×1011	5×10	6×1010
PMOS-FET (V) Lev値構圧変化 Avra = Vrh(Br <sup>1</sup> )-Vrh(B <sup>1</sup> )	0	0	0	8 .0
		THE PERSON NAMED OF THE PE		

[図9]

	本発明方法 CVD-SIN/SION	RLSA77X7 直接窒化方法	RLSA75X7 CVD方法
縣厚 (nm)	2 / 1	3	3
時間 (sec)	30/30	2 4 5	4 6

[図10]



フロントページの続き

(S1)Int.Cl.'

識別記号

HO1L 29/78

(72)発明者 川上 聡 山梨県韮崎市穂坂町三ッ沢650 東京エレ クトロン株式会社総合研究所内

(72)発明者 湯浅 光博

東京都港区赤坂5丁目3番6号 東京エレ クトロン株式会社内

FΙ HO1L 29/78

テーマコート'(参考) 3 0 1 G

Fターム(参考) 4G077 AA03 BB03 BE14 BE19 DB09 DB19

> 5F040 DC01 ED01 ED03 ED04 FC00 5F045 AA06 AA09 AB32 AB33 AB34 AC01 AC05 AC11 AC12 AD08 AE17 AE19 AE21 AF03 AF12 BB09 BB16 CA05 DC51 DP03 DQ17 EB08 EF05 EF08 EH02

EH03 EH04 EM05 EN04 HA25 5F058 BA01 BA20 BD01 BD10 BD15

BF04 BF08 BF23 BF29 BF30 BG01 BG04 BJ01 BJ10